在理解CC2530的51内核存储结构上面吃力了。先提出疑问，在swru191f-CC253xSystem-on-ChipSolutionfor2.4-GHz IEEE 802.15.4andZigBee® Application .pdf上面介绍如下的存储空间，但是确找不到对应的sram和256kb的flash 映射空间。

在CC2530的Dtasheet上面详细介绍了8051 CPU的存储架构

对于8051的CPU存储空间，区分以下4类；

• CODE 只读存储空间，应用存储，64KB；
• DATA 读写存储空间，单CPU指令周期读写，256个字节，低128字节支持直接或者间接访问，高128字节支持间接访问；
• XDATA读写存储空间，访问周期在4-5个CPU指令周期，64KB，访问速度慢于 DATA空间，同时CODE 和XDATA共享一部分的公用总线，因为，CODE预取指和XDATA的访问不能并行。
• SFR 可读写的特殊功能寄存器存储空间，支持单CPU指令周期直接访问，128字节，对于寄存器，划分为字节单位，直接位直接访问。

对于以上CODE和DATA存储空间需要特别注意

• 方便DMA的获取，如上的 SRAM、8051 DATA SPACE、 XREG、8051 SFR SPACE被映射在XDATA的低30KB；
• 2KB的INFORMATION PAGE 用以存储IEEE地址的信息；

• 高32KB用以映射需...